circuits vrais assiste à la Chine 2017 TSMC forum PSO écosystème linux logiciel d’exploitation de Bitcoin

Circuits vrai, Inc. (TCI), un fournisseur leader de l’analogique et la propriété intellectuelle signal mixte (IP) pour les industries des semi-conducteurs, des systèmes et de l’électronique et membre de l’Alliance IP TSMC depuis 2004 des applications de jeux Bitcoin. TCI PLL et DLL IP a été utilisé dans plus de 75 produits par plus de 35 entreprises technologiques chinoises depuis 2007. TCI considère la Chine comme un marché clé pour ses conceptions de la propriété intellectuelle et continue d’accroître sa part de marché et de la portée du produit avec l’aide de son représentant commercial en Chine , Pinnacle design Systems, Ltd.

Circuits présentera ses vrais IdO PLLs qui sont spécifiquement adaptés aux exigences de puissance strictes et plage de fonctionnement en fréquence étendue du marché IdO croissance rapide. Sipping seulement 45uW à 30MHz et le fonctionnement de l’alimentation de base, l’IdO PLL est conçu pour une très faible puissance.


Avec des facteurs de multiplication jusqu’à 8192, la PLL est capable de fonctionner hors d’un cristal de 32KHz petit et peu coûteux et encore une horloge CPU 32 bits jusqu’à 250MHz présentation Bitcoin. L’IdO PLL est idéal pour des applications comme les accessoires connectés et appareils Senor, où le profil puissance-performance doit être étroitement contrôlé, et peut-être sur une plage de fréquence très large.

Circuits vrai également mettre en valeur ses hautes performances Ultra PLLs qui sont bien adaptés pour les applications de puce les plus exigeants, y compris SerDes à grande vitesse et horloges d’entrée ADC. L’Ultra PLL utilise un état de l’art et l’architecture utilise à grande vitesse des circuits numériques et analogiques pour réaliser des performances exceptionnelles, avec de nombreuses fonctionnalités utiles. Il a ultra- faible gigue (lt; 500fs) pour les SerDes les plus exigeants et horloges d’entrée ADC acheter Bitcoin maintenant. Il a plage de fréquence ultra-large avec des facteurs de multiplication de 3 à plus de 250 000, supportant des horloges de référence aussi basse que 32 kHz. Il dispose également d’un contrôle précis de la fréquence avec un minimum de 26 bits fractionnaires (au moins 10 précis) pour la résolution N fractionnaire extrêmement élevé. Il peut même générer la fréquence précise et réglable propagation avec un taux programmable et de la profondeur pour répondre aux exigences de la FCC serrés Bitcoin index vivre. L’Ultra PLL emballe toutes ces fonctionnalités dans un format compact qui attire une faible puissance et, avec programmabilité plein axe, une PLL peut être utilisé pour toutes les applications sur un SoC.

Circuits vrai également en vedette sa gamme complète de l’usage général standardisée et éprouvée de silicium, générateur d’horloge, désalignement et PLLs à spectre étalé et multi-esclaves et DLL multi-phase qui couvre presque tous les points de performance, les caractéristiques et les processus de fonderie généralement demandés par ASIC, FPGA et concepteurs SoC. Ces haute qualité, à faible gigue PLL et DLL macros disques sont adaptés à une grande variété de normes d’interface et des applications de puces. Ils sont processus très pin-programmable, tolérant, réutilisable et disponible pour la livraison dans les processus de TSMC de 180 nm à 7 nm, y compris la plupart des nœuds et demi.

Brian Gardner, Circuits True V.P. du développement des affaires, aura une présentation intitulée PSO « Vaincre timing problèmes de fermeture dans l’interface DDR large, HBM et ONFI Subsystems » publié dans le programme de la conférence Bitcoin porte-monnaie en ligne. Dans de larges interfaces de puce comme DDR, HBM et ONFI, il peut être difficile de synthétiser et de connecter des contrôleurs à haute fréquence pour les macros PHY dur. arbres d’horloge peut être vaste, poussant des outils à leurs limites, et souvent plusieurs domaines d’horloge sont nécessaires. Jitter peut aussi être un problème sur les chemins longs. La présentation de Brian montrera comment vrai circuits PLL et DLL IP est utilisé par plusieurs clients pour construire des sous-systèmes de ONFI et HBM dans les noeuds de processus TSMC avancés, et de discuter des compromis et le budget de synchronisation entre les différentes préoccupations des architectures de synchronisation. De plus, la présentation expliquera comment la signalisation source synchrone est utilisée dans notre DDR PHY pour faciliter la fermeture de synchronisation, et pour permettre à synthétiser le contrôleur de mémoire pour un fonctionnement à haute fréquence, ce qui réduit sa taille et réduit son temps d’attente Bitcoin atm Chicago. En utilisant une adresse IP douce "shim" entre le contrôleur de mémoire et PHY, le contrôleur de mémoire n’a besoin que d’un seul arbre d’horloge localisée, ce qui réduit la gigue et non-concordance. Les longues routes entre la cale douce et la couche physique des macros durs sont source synchrone, de sorte que les données / groupes stroboscopiques ne doivent être à peu près égale, quelque chose facilement en place des outils et itinéraire.

En plus des IdO et Ultra PLLs, Circuits vrai offre une gamme complète de générateur fin, horloge générale standardisée et éprouvée de silicium, désalignement, et la propagation PLLs du spectre et DLLs DDR qui couvre presque tous les points de performances et de fonctionnalités généralement demandées par ASIC, FPGA et les concepteurs SoC. Ces haute qualité, à faible gigue PLL et DLL macros disques sont adaptés à une grande variété de normes d’interface et des applications de puces comment acheter Bitcoins en ligne. Ils sont pin-programmable, processus très tolérant et réutilisable. Ils sont également faciles à intégrer et sont entièrement pris en charge, afin que les clients peuvent réduire les risques de conception et de silicium.

Les vrais Circuits PLLs prennent en charge une large gamme de fréquences, les facteurs de multiplication et les fonctions sur lesquelles ils offrent des performances optimales, en évitant le coût et la complexité des licences multiples PLLs point solution de fonderies ou d’autres fournisseurs. DLLs de TCI sont disponibles dans les versions mutli-esclave et multi-phases et de tailles différentes et des facteurs de forme meilleur robinet Bitcoin 2016. Ils retardent un ensemble de signaux par fractions précises et réglables d’un cycle d’horloge de référence indépendant de la tension et de la température et sont idéales pour DDR à grande vitesse et des applications d’interface ONFI. PLL sur mesure et des solutions DLL sont également disponibles pour les applications de puces spécialisées.

Circuits vrais et PLLs DLLs sont disponibles pour la livraison à la clientèle immédiate dans les processus de TSMC de 180nm à la prédiction des prix de 7 nm Bitcoin. Pour plus d’informations sur les circuits vrais produits IP, visitez le site www.truecircuits.com/tci_technology.html et www.truecircuits.com/product_matrix.html.

Le DDR 03.04 PHY est une haute performance, système évolutif utilisant une radicalement nouvelle architecture qui ajuste en continu et automatiquement individuellement chaque broche, la correction de biais à l’intérieur des voies d’octets. Cet état de l’art réglage agit indépendamment sur chaque broche, phase de données et de la puce valeur de sélection. Lire l’oeil de données et synchronisation de porte sont également ajustés en permanence. la formation automatique est inclus pour la synchronisation de porte lecture à plusieurs cycles et d’écriture mise à niveau, écrire le calendrier des yeux de données, et le réglage Vref interne et externe (sur DRAM).

La PHY utilise une interface de contrôleur PHY à mémoire localisé et optimisé pour faciliter la fermeture de cadencement dépôt Bitcoin. Le circuit de chaque broche est capable de mesurer l’oeil de données et de la gigue, et de calculer les retards de vol. Le PHY comprend également une vitesse de lecture / écriture BIST, qui teste la lecture complète et écrire des chemins de chaque broche simultanément avec des données pseudo-aléatoires.

Flexibilité remarquable physique permet au PHY d’adapter à chaque floorplan de la filière du client et les contraintes paquet et est livré et vérifié comme une seule unité pour la fermeture de synchronisation facile avec aucun assemblage requis. La PHY est également DFI 3.1 conforme, et lorsqu’il est combiné avec un dispositif de commande de mémoire approprié DDR 3.4, un système DDR 03.04 complet et entièrement automatique est réalisé.

Les véritables circuits DDR PHY est initialement 4/3 disponible pour la livraison à la clientèle dans le HPC 28nm de TSMC / HPC + processus. Le PHY sera disponible dans les processus de TSMC supplémentaires dans un avenir très proche. Les clients intéressés peuvent obtenir plus d’informations sur la Web à l’adresse www.truecircuits.com/ddr_phy.html ou en contactant Circuits à vrai sales@truecircuits.com.

Circuits vrais développe et commercialise une large gamme de pointe de l’industrie PLL, DLL et DDR PHY macros dur pour CI pour les semi-conducteurs, des systèmes et de l’électronique. circuits état de l’art robuste de TCI, méthodique et stratégie de conception éprouvée et étroite association avec les plus grandes fonderies, IDMS et sociétés de services de conception du monde lui permettent de créer rapidement et de manière fiable des conceptions nouvelles et innovantes dans une variété de processus avancé les technologies. Au cours des 19 dernières années, Circuits vrai est distingué en tant que leader technologique dans le temps l’espace IP et ses PLLs et DLLs sont largement utilisés dans le monde entier dans les produits de ses clients avec des volumes de production dans les milliards.

Les vrais circuits siège social est situé à 4300 El Camino Real, Suite 200, Los Altos, Californie 94022 et se trouve sur le Web à l’adresse www.truecircuits.com. Informations sur les produits peuvent être faites en appelant la société au (650) 949-3400 ou par courriel à sales@truecircuits.com.